CAD77

Current location: Casa > Elettrone >

HDL.Works.IO.Checker.v2.1.R3

Date: 2012-02-02 17:29Origin: unknown Editer: admin Click:
Verifica centinaia di FPGA pin IO tra PCB e FPGA in pochi minuti - Quando si utilizza FPGA grande su un PCB fare in modo che i perni sono FPGA collegati ai segnali destra un compito arduo. Sul lato FPGA i pin sono assegnati ai segnali HDL c


> If you need more detail about HDL.Works.IO.Checker.v2.1.R3, please contact us <

Homepage Email


------line----------------------------


Verifica centinaia di FPGA pin IO tra PCB e FPGA in pochi minuti
    - Quando si utilizza FPGA grande su un PCB fare in modo che i perni sono FPGA
      collegati ai segnali destra è un compito arduo. Sul lato FPGA
      i pin sono assegnati ai segnali HDL che formano la principale della
      logica implementata su FPGA. Sul lato PCB i pin devono essere
      connesso alla rete giusto che lo collegano ad altri componenti
      sul PCB. Perché realizzazione di FPGA e PCB è spesso fatto in
      Parallelamente, i nomi dei segnali utilizzati non sono sempre identici. per rendere
      le cose ancora peggiori, spesso è necessario eseguire swap pin a
      PCB prevenire problemi di routing. Tali swap pin devono essere fatte sia
      sulla FPGA e il PCB. Dato che questo è quasi sempre il lavoro manuale, e
      dispositivi attuali sono più di 1500 pin, un errore è fatto facilmente.

    verifica intelligente 


Recommend: HDL.Works.IO.Checker.v2.1.R3
The URL is: http://www.cad77.com/HDL-Works-IO-Checker-v2-1-R3/

Digg
(0)
0%
Steps on
(0)
0%
------line----------------------------
Recommended